VLSI, IEDM, ISCC에서
차세대 반도체 기술력 과시
-------

삼성전자가 세계 최고 권위의 반도체학회인 ‘VLSI 심포지엄’에서 차세대 반도체 기술을 대거 선보이며 기술력을 뽐냈다.
삼성전자는 지난 15일부터 미국 하와이에서 열리고 있는 ‘2004 VLSI 심포지엄’에서 ▲50나노 이하급 차세대 트랜지스터 제조기술 ▲세계 최초의 64Mb 대용량 P램기술 ▲70 나노 노어(NOR)플래시 및 저전력 D램 기술 ▲신 물질 루테늄(Ru) 적용 구리배선 기술 등 22가지의 차세대 반도체 기술을 발표했다고 16일 밝혔다.
삼성전자는 작년 12월 국제전자소자회의(IEDM) 최다 논문발표, 지난 2월 세계고체회로회의(ISSCC) 최우수 논문 선정에 이어 이번 VLSI학회에서 최다 논문을 발표함으로써 3대 반도체 학회에서 최고의 기술력을 입증했다고 말했다.
이번에 삼성전자가 발표한 기술 가운데 3차원 배열을 적용한 50나노 이하급 트랜지스터 제조기술은 칩 크기를 종전의 4분의 1로 줄일 수 있는 차세대 기술이라고 회사쪽은 설명했다. 3차원 트랜지스터 기술은 2007년 이후 반도체 업계가 맞닥뜨릴 것으로 예상되는 칩 축소기술의 한계를 극복할 해법을 제시한 것으로 많은 로열티 수입을 거둘 것으로 삼성전자는 기대하고 있다.
삼성전자는 64MB P램(상변화 메모리반도체) 기술개발로 고집적화 및 제품화에서경쟁사보다 유리한 위치에 서게 됐으며, 70나노 공정을 적용한 노어플래시와 저전력D램 기술 발표는 나노반도체 분야의 앞선 기술력을 입증한 것이라고 강조했다.
또 구리를 사용한 증착공정(CVD.웨이퍼에 화학물질을 분사하는 공정)에서 루테늄을 이용해 접착력 약화문제의 해결책을 제시했고 로직용 플래시 공정을 단순화할수 있는 신막질(LONOM) 기술도 발표했다고 전했다. 삼성은 인텔, IBM 등 세계적 업체들이 차세대 공정으로 연구하고 있는 ‘역학적자극을 통한 전자활성화공법(MSE)’이 소음을 일으킬 수 있다는 문제점도 지적해 관심을 모았다고 밝혔다.
<유호곤 기자>